面对高端EDA工具长期受制于人、产业发展命脉悬于他人的严峻现实，西南科技大学的一项科研成果正悄然改变这一困局——成功研发出“数字芯片EDA布局布线智能工具”，破解芯片产业最核心难题的智能“手术刀”，现已进入中试阶段。

1月26日，记者走进西南科技大学计算机学院的实验室里，西南科技大学核环境安全技术创新中心副主任俞文心的电脑屏幕上，跳动的芯片布局参数密密麻麻，每一条线条的优化、每一个节点的调整，都承载着科研团队破解芯片产业“卡脖子”难题的执着。

“EDA被誉为‘芯片之母’，是电子设计的基石产业，其物理设计环节的布局布线，相当于为芯片内上千亿颗晶体管安置‘房屋住宅’以及绘制‘交通路网’，布局布线的质量直接决定芯片的性能、功耗与可靠性。”俞文心指着屏幕上的算法模型介绍，他们攻克的布局布线环节，正是芯片物理设计中最薄弱、最关键的一环。

研发之路并非坦途。最初，团队最大的瓶颈，是如何让“聪明但黑盒”的AI模型，遵守芯片物理设计中成千上万条“死板但不可违背”的规则，实现智能优化与物理约束的平衡。

“我们曾走过弯路，试图让AI包揽一切，结果屡屡碰壁。”俞文心回忆，最终团队回归问题本质，不再将AI视为“万能药”，而是作为增强核心物理模型的“催化剂”。

历经无数次试验，团队将芯片布局的密度、线长、时序等约束，重新翻译成AI模型能理解的数学语言和特征，设计出独特的混合优化框架——用解析法快速锁定优质解空间，再让AI在空间内精细寻优，成功破解“智能与规则”的矛盾。团队提出的ePlace算法，斩获多项EDA领域国际顶级会议论文大奖，成为近十年数字芯片布局算法迭代的核心基础。

目前，这项科技成果已完成原型研发与标准测试验证，进入“工程化应用验证与产品化推进”的关键阶段——

团队已与四川九洲电器集团有限责任公司达成合作，将针对其某型机载光电探头的核心图像处理芯片进行自主化替代验证。现有商用芯片在性能与能效上已遇瓶颈，而机载设备对高性能、低功耗、高可靠性的要求极端苛刻。

团队的智能工具将负责优化专用芯片的布局布线，目标是在专用芯片设计上，在提升性能超20%的同时，将功耗降低20%以上，为国产高端装备打造一颗更强健、更高效的“自主芯”。

展望未来，俞文心勾勒出清晰的蓝图：以自主研发的核心算法为引擎，以EDA云平台商业化落地为翅膀，推动国产EDA工具从“可用”坚实迈向“好用”。

技术上，将持续融合大语言模型等前沿AI，让工具更“智能”；

服务模式上，构建“按需使用、按量付费”的EDA云平台，像使用云计算一样，显著降低高端芯片设计工具的门槛与成本。为国产芯片设计的降本增效与普惠创新，提供关键助力。